不揮発性のメモリーセルと周辺部

発明者： , ,
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公表公報
出願番号（国際出願番号）：特願2001-547648
公開番号（公開出願番号）：特表2003-518742
出願日： 2000年12月07日
公開日（公表日）： 2003年06月10日
要約：

【要約】1つの基板(1)上に、少なくとも1つのメモリーセル(3)と少なくとも1つの論理トランジスター(25)とを有し、前記少なくとも1つのメモリーセルは、フローティングゲート(5)と、前記フローティングゲートと前記基板(1)との間のトンネル酸化物層(11)と、コントロールゲート(15)と、前記コントロールゲート(15)と前記フローティングゲート(5)との間のコントロール酸化物層(13)とを有し、前記少なくとも1つの論理トランジスター(25)は、論理トランジスターゲート(5’、15”)と、前記論理トランジスターゲート(5’、15”)と前記基板(1)との間の論理トランジスターゲート酸化物(11”)とを有し、前記メモリーセル(3)の前記トンネル酸化物層(11)と、前記論理トランジスターゲート酸化物(11”)とは、同一又は実質的に同一の所定の第一の厚さを有する半導体装置。本発明は、このような装置の製造方法、及び、少なくとも前記メモリーセル(3)の集積部として任意に作られる高電圧トランジスターを含む装置に関する。

請求項（抜粋）：

少なくとも1つのメモリーセルと少なくとも1つの論理トランジスターとを1つの基板上に製造する方法であって、フローティングゲートと、前記フローティングゲートと前記基板との間のトンネル酸化物層と、コントロールゲートと、前記コントロールゲートと前記フローティングゲートとの間のコントロール酸化物層とを有する前記少なくとも1つのメモリーセルと、論理トランジスターゲートと、前記論理トランジスターゲートと前記基板との間の論理トランジスターゲート酸化物とを有する前記少なくとも1つの論理トランジスターとを前記基板上に製造する方法において、前記メモリーセルの前記トンネル酸化物層と、前記論理トランジスターゲート酸化物とは、同じ工程で作られ、同一又は実質的に同一の所定の第一の厚さを有することを特徴とする方法。

IPC (7件)：

H01L 21/8247 , H01L 21/8234 , H01L 27/088 , H01L 27/10 481 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (4件)：

H01L 27/10 481 , H01L 27/10 434 , H01L 29/78 371 , H01L 27/08 102 H

Fターム (34件)：

5F048AA05 , 5F048AA07 , 5F048AA09 , 5F048AB01 , 5F048AB03 , 5F048AC03 , 5F048BB01 , 5F048BB06 , 5F048BB07 , 5F048BB16 , 5F048DA09 , 5F083EP02 , 5F083EP23 , 5F083EP55 , 5F083EP56 , 5F083GA27 , 5F083JA04 , 5F083PR43 , 5F083PR44 , 5F083PR45 , 5F083PR53 , 5F083PR54 , 5F083PR55 , 5F083ZA05 , 5F083ZA07 , 5F083ZA08 , 5F101BA01 , 5F101BA29 , 5F101BA36 , 5F101BB05 , 5F101BD02 , 5F101BD27 , 5F101BH01 , 5F101BH21

前のページに戻る