特許

J-GLOBAL ID：200903095025915883

レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置

発明者： 染矢 篤志
出願人/特許権者： ソニー株式会社
代理人 (1件)： 前田 均 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-031920
公開番号（公開出願番号）：特開2003-234279
出願日： 2002年02月08日
公開日（公表日）： 2003年08月22日
要約：

【要約】【課題】 比較的に簡易且つ低コストの設備で微細パターンを形成することができ、しかも、寸法精度に優れて規格外れが少ない生産性に優れたレジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置を提供すること。【解決手段】 ステップS1〜S4にて、基板2の表面に初期パターンのレジスト層4aを形成する。次に、ステップS5にてレジスト層4aの初期パターンの寸法L1を計測する。次に、ステップS6で、測定された初期パターンの寸法情報と、目標寸法とのズレ量ΔLを算出する。次に、ステップS7にて、ズレ量ΔLと、後工程で行われる初期パターンの寸法を変化させるためのパターン寸法変更工程S9における処理条件との関係式から、処理条件を算出する。次に、最適条件算出工程S7で算出された処理条件で、初期パターンの寸法を変化させる。RELACS法および/またはThermal Flow法などの改良である。

請求項（抜粋）：

被加工基板の表面に初期パターンのレジスト層を形成する初期パターン形成工程と、前記レジスト層の初期パターンの寸法を計測する計測工程と、測定された初期パターンの寸法情報と、目標寸法とのズレ量を算出するズレ量算出工程と、前記ズレ量と、後工程で行われる前記初期パターンの寸法を変化させるためのパターン寸法変更工程における処理条件との関係式から、前記処理条件を算出する最適条件算出工程と、前記最適条件算出工程で算出された処理条件で、前記初期パターンの寸法を変化させるパターン寸法変更工程とを有するレジストパターンの形成方法。

IPC (3件)：

H01L 21/027 ,  G03F 7/26 501 ,  G03F 7/40 521

FI (4件)：

G03F 7/26 501 ,  G03F 7/40 521 ,  H01L 21/30 570 ,  H01L 21/30 571

Fターム (6件)：

2H096AA25 ,  2H096BA06 ,  2H096HA05 ,  2H096HA30 ,  5F046KA01 ,  5F046NA12