半導体記憶装置

発明者： ,
出願人/特許権者： ,
代理人 (1件)：徳若光政
公報種別：公開公報
出願番号（国際出願番号）：特願平10-166560
公開番号（公開出願番号）：特開2000-003596
出願日： 1998年06月15日
公開日（公表日）： 2000年01月07日
要約：

【要約】【課題】その不揮発性メモリセルとしての特性を損なうことなく、2層ゲート構造型メモリセルを記憶素子とするフラッシュメモリ等の書き換え動作を高速化し、フラッシュメモリ等の応用範囲を拡大して、例えばキャッシュメモリ等の高速メモリを構成するスタティック型RAM等との互換性を得る。【解決手段】フラッシュメモリ等を、例えばそのトンネル酸化膜の膜厚が比較的大きくされることでその書き込み所要時間が比較的長い第1の2層ゲート構造型メモリセルからなる通常格納用メモリアレイARYNと、そのトンネル酸化膜の膜厚が比較的小さくされることでその書き込み所要時間が比較的短い第2の2層ゲート構造型メモリセルからなる一時格納用メモリアレイARYTとを基本に構成するとともに、外部のアクセス装置から書き換え要求のあったデータを、まず一時格納用メモリアレイARYTに書き込んだ後、通常格納用メモリアレイARYNの指定されたブロックにページ単位で転写する。

請求項（抜粋）：

データの書き込み所要時間が比較的長い第1のメモリセルを記憶素子とする第1のメモリアレイと、データの書き込み所要時間が比較的短い第2のメモリセルを記憶素子とする第2のメモリアレイとを具備するものであって、かつ、外部装置から書き込み要求のあったデータをまず上記第2のメモリアレイに書き込んだ後、所定のタイミングで上記第2のメモリアレイから読み出し、上記第1のメモリアレイに書き込むことを特徴とする半導体記憶装置。

IPC (5件)：

G11C 16/02 , H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (4件)：

G11C 17/00 601 T , G11C 17/00 611 G , H01L 27/10 434 , H01L 29/78 371

Fターム (32件)：

5B025AA01 , 5B025AC01 , 5B025AD04 , 5B025AE05 , 5F001AA25 , 5F001AB08 , 5F001AC02 , 5F001AD05 , 5F001AD12 , 5F001AD41 , 5F001AE02 , 5F001AE08 , 5F001AF05 , 5F001AG40 , 5F001AH07 , 5F001AH10 , 5F083EP02 , 5F083EP23 , 5F083EP77 , 5F083EP78 , 5F083ER03 , 5F083ER14 , 5F083ER22 , 5F083ER23 , 5F083ER29 , 5F083GA01 , 5F083GA30 , 5F083KA11 , 5F083LA04 , 5F083LA05 , 5F083LA12 , 5F083LA16

前のページに戻る