特許

J-GLOBAL ID：200903095032544521

実装回路装置およびその製造方法

発明者： 松村 健一 ,  平沼 修二
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-014821
公開番号（公開出願番号）：特開平9-214093
出願日： 1996年01月31日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】 薄型・小形化が確保され、かつ高信頼性の実装回路装置およびこの実装回路装置を歩留まりよく製造できる製造方法の提供。【解決手段】 一主面に少なくとも配線パターン1aを有し、かつ電子部品4を装着・実装するための厚さ方向に貫通する切欠部2を備えた配線基板1と、前記配線基板1の配線パターン1aに連接して切欠部内壁部に延設された接続パッド3、前記配線基板1の切欠部2に装着・実装された電子部品(たとえば抵抗素子などの受動素子)4と、前記切欠部2に塗着され、電子部品4の被接続端子部4aを接続パッド3に電気的に接続する導電体(たとえば半田)5とを備えていることを特徴とする実装回路装置である。

請求項（抜粋）：

一主面に少なくとも配線パターンを有し、かつ電子部品を装着・実装するための厚さ方向に貫通する切欠部を備えた配線基板と、前記配線基板の配線パターンに連接して切欠部内壁部に延設された接続パッドと、前記配線基板の切欠部に装着・実装された電子部品と、前記切欠部内に塗着され、電子部品の接続端子部を接続パッドに電気的に接続する導電体とを備えていることを特徴とする実装回路装置。