特許

J-GLOBAL ID：200903095035594880

MOS型半導体装置とその製造方法

発明者： 大友 篤
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平8-008160
公開番号（公開出願番号）：特開平9-199720
出願日： 1996年01月22日
公開日（公表日）： 1997年07月31日
要約：

【要約】【課題】 高融点金属シリサイド膜とソース/ドレイン領域中のシリコンとの界面において、十分なオーミック接触を確保したい。【解決手段】 シリコン基板1上にゲートパターン5が形成され、ゲートパターン5の両側に側壁膜7が形成され、ゲートパターン5の両側にソース/ドレイン領域22が形成され、ソース/ドレイン領域22における側壁膜7の側方に、高融点金属シリサイド膜33が形成されている。ソース/ドレイン領域22は、不純物が低濃度に拡散された不純物低濃度領域20と、これより高い濃度に拡散された不純物高濃度領域21とからなる。不純物高濃度領域21のゲートパターン5側の側端は、不純物低濃度領域20の側端よりゲートパターン5から離れて配置されている。高融点金属シリサイド膜23のゲートパターン5側の側端は、不純物高濃度領域31の側端よりゲートパターン5から離れて配置されている。

請求項（抜粋）：

第1導電型の不純物を表層部に拡散したシリコン基板上に、ゲート酸化膜とこれの上に配置されたゲート電極とからなるゲートパターンが形成され、該ゲートパターンの両側に絶縁材料からなる側壁膜が形成され、前記シリコン基板表層部における前記ゲートパターンの両側に、第2導電型の不純物が拡散されてなるソース/ドレイン領域が形成され、該ソース/ドレイン領域の表層部における前記側壁膜の側方に、高融点金属シリサイド膜が形成されてなり、前記ソース/ドレイン領域が、第2導電型の不純物が低濃度に拡散されてなる不純物低濃度領域と、第2導電型の不純物が前記不純物低濃度領域より高い濃度に拡散されてなる不純物高濃度領域とからなり、かつ該不純物高濃度領域の前記ゲートパターン側の側端が、不純物低濃度領域の前記ゲートパターン側の側端より該ゲートパターンから離れて配置されてなるMOS型半導体装置において、前記高融点金属シリサイド膜の前記ゲートパターン側の側端が、前記不純物高濃度領域のゲートパターン側の側端より該ゲートパターンから離れて配置されてなることを特徴とするMOS型半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/265 ,  H01L 21/285 301 ,  H01L 21/3065

FI (6件)：

H01L 29/78 301 S ,  H01L 21/285 301 T ,  H01L 21/265 V ,  H01L 21/265 L ,  H01L 21/302 J ,  H01L 29/78 301 G