特許

J-GLOBAL ID：200903095040053685

積層チップ電子部品の製造方法

発明者： 小林 啓一
出願人/特許権者： 太陽誘電株式会社
代理人 (1件)： 吉田 精孝 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-346766
公開番号（公開出願番号）：特開平11-176691
出願日： 1997年12月16日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】 容易に素体の端面のみに外部端子電極を形成できると共に製造工程の削減を図れる積層チップ電子部品の製造方法を提供する。【解決手段】 ビアホール17a,17bと内部電極11a,11bを形成した絶縁材料からなる素体シート14a,14bと、導電材料からなる外電シート15a,15b及びビアホール17aを形成した絶縁材料からなるダミーシート16を積層・圧着し、脱バインダ処理を行った後、これを焼成して積層チップコンデンサを作成する。これにより、外電シート15a,15b自体が外部端子電極になるので、素体の対向する2つの端面のみに極めて容易に外部端子電極を形成することができる。

請求項（抜粋）：

電子素子を構成する内部導体を有する積層素体と、該素体の積層構造における上層部或いは下層部の少なくとも一方に相当する素体端面に形成された外部端子電極とを備え、前記電子素子の端子が前記外部端子電極に接続されている積層チップ電子部品の製造方法において、電子素子を構成する内部導体が表面に形成された絶縁体シートからなる素体シートを複数積層する工程と、導電体シートからなる外部電極シートを、前記積層した素体シートの最上層或いは最下層の少なくとも一方に積層する工程と、前記素体シート及び外部電極シートを積層してなる積層体を焼成する工程とを有し、前記外部電極シートによって前記焼成終了時に外部端子電極が形成されていることを特徴とする積層チップ電子部品の製造方法。

IPC (5件)：

H01G 4/30 311 ,  H01G 4/30 301 ,  H01F 27/29 ,  H01F 17/00 ,  H01F 41/04

FI (5件)：

H01G 4/30 311 D ,  H01G 4/30 301 F ,  H01F 17/00 D ,  H01F 41/04 C ,  H01F 15/10 B

引用特許：

審査官引用 (1件)

• 積層型LC部品
  公報種別：公開公報   出願番号：特願平8-102882   出願人：株式会社村田製作所