特許

J-GLOBAL ID：200903095048345570

半導体装置及びその製造方法

発明者： 粟野 祐二
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願2000-098588
公開番号（公開出願番号）：特開2001-284598
出願日： 2000年03月31日
公開日（公表日）： 2001年10月12日
要約：

【要約】【課題】 MIS構造を有する半導体装置及びその製造方法に関し、寄生抵抗を減らして電流駆動能力を向上しうる半導体装置の構造及びその製造方法を提供する。【解決手段】 シリコンよりなるチャネル領域14と、チャネル領域14に接合されたソース領域26及びドレイン領域26と、チャネル領域14上に絶縁膜16を介して形成されたゲート電極30とを有する半導体装置であって、ソース領域26及びドレイン領域26の少なくとも一方が、シリコンに格子整合するSiGeCにより形成されている。

請求項（抜粋）：

シリコンよりなるチャネル領域と、前記チャネル領域に接合されたソース領域及びドレイン領域と、前記チャネル領域上に絶縁膜を介して形成されたゲート電極とを有する半導体装置であって、前記ソース領域及び前記ドレイン領域の少なくとも一方が、シリコンに格子整合するSiGeCにより形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 29/786 ,  H01L 21/20 ,  H01L 29/78 ,  H01L 21/336

FI (10件)：

H01L 21/20 ,  H01L 29/78 616 V ,  H01L 29/78 301 B ,  H01L 29/78 301 H ,  H01L 29/78 616 L ,  H01L 29/78 617 N ,  H01L 29/78 617 K ,  H01L 29/78 618 A ,  H01L 29/78 618 C ,  H01L 29/78 626 A

Fターム (48件)：

5F040DA01 ,  5F040DA10 ,  5F040DC01 ,  5F040EB12 ,  5F040EC04 ,  5F040EF04 ,  5F040EF05 ,  5F040EF09 ,  5F040EF11 ,  5F040EF14 ,  5F040EH02 ,  5F040FA02 ,  5F040FA07 ,  5F040FC05 ,  5F040FC14 ,  5F052JA01 ,  5F052JA03 ,  5F052KA01 ,  5F052KB04 ,  5F110AA04 ,  5F110DD05 ,  5F110DD13 ,  5F110EE03 ,  5F110EE04 ,  5F110EE22 ,  5F110EE30 ,  5F110EE32 ,  5F110EE43 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110FF29 ,  5F110GG02 ,  5F110GG12 ,  5F110GG22 ,  5F110GG25 ,  5F110GG44 ,  5F110HK01 ,  5F110HK03 ,  5F110HK04 ,  5F110HK18 ,  5F110HK31 ,  5F110HK32 ,  5F110HM02 ,  5F110HM12 ,  5F110QQ08 ,  5F110QQ17 ,  5F110QQ19