特許
J-GLOBAL ID：200903095108112553
半導体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316612
公開番号（公開出願番号）：特開平6-151765
出願日： 1992年10月30日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 折り返しビット線構成の半導体メモリにおけるチップ面積を削減する。【構成】 各ビット線3と各ワード線2とのなす角を90度からずらし、さらに各ビット線3を折れ線形状としてメモリ素子1a,1b,1c,1dを配列する。
請求項（抜粋）：
複数のワード線と、複数のビット線と、複数のメモリ素子とを有する半導体メモリであって、複数のワード線は、直線形状をなし、基板上に相互に平行を保って配置されたものであり、複数のビット線は、1本の基準となるワード線を基点として左右対称に折り曲げた折れ線形状をなし、ワード線と絶縁されて相互に平行を保って各ワード線に傾斜角をもって交差して配置されたものであり、複数のメモリ素子は、ワード線を横切る方向及びワード線の長さ方向にマトリクス状に配列されてワード線及びビット線に接続され、各ビット線に共通に接続されるメモリ素子の対は、前記1本の基準となるビット線を中心として左右対称に配列されたものであることを特徴とする半導体メモリ。
引用特許：
前のページに戻る
