特許
J-GLOBAL ID：200903095113797629

電子デバイスの製造方法

発明者：
山中 通成

山中 通成 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (11件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  手島 勝 ,  二宮 克也 ,  原田 智雄 ,  後藤 高志 ,  井関 勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2003-009012
公開番号（公開出願番号）：特開2004-221439
出願日： 2003年01月17日
公開日（公表日）： 2004年08月05日
要約：
【課題】ビアホールが形成された低誘電率膜の上に、化学増幅型レジストを用いたリソグラフィーにより、所望のトレンチパターンを持つレジスト膜を形成できるようにする。【解決手段】半導体基板1上の炭素含有シリコン酸化膜5にビアホ-ル8を形成した後、ビアホ-ル8内にダミープラグ9を形成し、その後、半導体基板1を酸雰囲気10にさらす。その後、化学増幅型レジストを用いたリソグラフィーにより、ビアホ-ル8が形成された領域を含むトレンチ形成領域に開口部を持つレジストパターン11aを形成する。【選択図】 図2
請求項（抜粋）：
基板上に低誘電率膜を形成する工程と、 前記低誘電率膜にホ-ルを形成する工程と、 前記ホ-ル内にダミープラグを形成する工程と、 少なくとも前記ダミープラグの表面部に電子受容体を注入する工程と、 前記電子受容体を注入する工程よりも後に、前記ダミープラグの上及び前記低誘電率膜の上に化学増幅型レジストを塗布し、該塗布された化学増幅型レジストに対して露光及び現像を行なうことによって、前記ホ-ルが形成された領域を含む配線形成領域に開口部を持つレジスト膜を形成する工程と、 前記レジスト膜をマスクとして前記低誘電率膜に対してエッチングを行なって、前記ホ-ルと接続する配線用溝を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L21/768 ,  G03F7/38 ,  H01L21/027
FI (3件)：
H01L21/90 A ,  G03F7/38 501 ,  H01L21/30 502R
Fターム (45件)：
2H096AA25 ,  2H096BA11 ,  2H096CA01 ,  2H096CA20 ,  2H096DA01 ,  2H096LA30 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ60 ,  5F033QQ61 ,  5F033QQ74 ,  5F033RR01 ,  5F033RR04 ,  5F033RR08 ,  5F033RR09 ,  5F033RR21 ,  5F033RR29 ,  5F033TT02 ,  5F033WW03 ,  5F033XX01 ,  5F033XX03 ,  5F033XX20 ,  5F033XX24
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM