半導体構造体の製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：恩田博宣 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-559048
公開番号（公開出願番号）：特表2003-523081
出願日： 2001年02月08日
公開日（公表日）： 2003年07月29日
要約：

【要約】最初にシリコンウェハ(22)上で調整緩衝層(24)を成長させることによって、化合物半導体材料の高品質エピタキシャル層を、大きいシリコンウェハを覆うように成長させることができる。調整緩衝層は、酸化ケイ素の非晶質境界層(28)によってシリコンウェハから空間的に分離された単結晶酸化物の層である。非晶質境界層は応力を消散させ、それによって高品質単結晶酸化物調整緩衝層が成長することができる。調整緩衝層は、下層のシリコンウェハおよび上層の単結晶化合物半導体層(26)の両方に格子整合している。調整緩衝層と下層のシリコン基板との間の格子不整合は、非晶質境界層で対応している。

請求項（抜粋）：

シリコンからなる単結晶半導体基板を提供する工程と、この単結晶基板を覆って単結晶酸化物層をエピタキシャル成長させる工程と、前記単結晶半導体基板と単結晶酸化物層との間に酸化シリコン層を形成すべく、前記エピタキシャル成長の工程の間に前記単結晶半導体基板を酸化させる工程と、前記単結晶酸化物層を覆って単結晶化合物半導体層をエピタキシャル成長させる工程とからなる半導体構造体の製造方法。

IPC (13件)：

H01L 21/20 , H01L 21/06 , H01L 21/205 , H01L 21/8222 , H01L 21/8232 , H01L 21/8234 , H01L 21/8249 , H01L 27/06 , H01L 27/095 , H01L 27/14 , H01L 27/15 , H01L 29/26 , H01S 5/026 618

FI (11件)：

H01L 21/20 , H01L 21/205 , H01L 27/15 A , H01L 29/26 , H01S 5/026 618 , H01L 27/06 102 A , H01L 27/06 321 A , H01L 27/06 101 U , H01L 27/06 F , H01L 29/80 E , H01L 27/14 Z

Fターム (71件)：

4M118AA10 , 4M118AB10 , 4M118BA01 , 4M118BA02 , 4M118CB02 , 4M118FC03 , 4M118FC04 , 4M118FC06 , 4M118FC09 , 5F045AB17 , 5F045AF03 , 5F045BB08 , 5F045BB12 , 5F045CA02 , 5F045CA06 , 5F045DA53 , 5F048AA01 , 5F048AA04 , 5F048AC03 , 5F048AC05 , 5F048BA05 , 5F048BA09 , 5F048BA14 , 5F048BB05 , 5F048BG01 , 5F052JA01 , 5F052JA04 , 5F052JA05 , 5F052JA06 , 5F052JA07 , 5F052JA08 , 5F052JA10 , 5F052JB05 , 5F052KA01 , 5F052KA02 , 5F052KA05 , 5F073AB12 , 5F073AB17 , 5F073BA09 , 5F073CA05 , 5F073CB02 , 5F073CB04 , 5F082AA08 , 5F082BA08 , 5F082BA47 , 5F082BC01 , 5F082BC08 , 5F082BC09 , 5F082BC13 , 5F082BC15 , 5F082CA01 , 5F082CA02 , 5F082CA03 , 5F082EA22 , 5F082EA31 , 5F102GA05 , 5F102GA12 , 5F102GA16 , 5F102GA17 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GJ02 , 5F102GJ04 , 5F102GJ10 , 5F102GK05 , 5F102GK08 , 5F102GK10 , 5F102GL05 , 5F102HC01 , 5F102HC21

前のページに戻る