特許

J-GLOBAL ID：200903095126175228

半導体装置及びその評価方法

発明者： 安田 正治
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-289690
公開番号（公開出願番号）：特開平10-135413
出願日： 1996年10月31日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 半導体装置を破壊することなく、配線層の状態の評価を行うことのできる半導体装置及びその評価方法を提供する。【解決手段】 半導体基板1の一主表面に、3つのダイオードD1〜D3が形成され、アルミニウム配線R2,R3により直列に接続されている。ダイオードD1は、アルミニウム配線R1を介して電極パッド6aに接続され、ダイオードD3は,アルミニウム配線R4を介して電極パッド6bに接続されている。また、ダイオードD1及びアルミニウム配線R2に並列にアルミニウム配線R7が接続され、ダイオードD2及びアルミニウム配線R3に並列にアルミニウム配線R6が接続され、ダイオードD3及びアルミニウム配線R4に並列にアルミニウム配線R5が接続され、各アルミニウム配線R5〜R7は直列に接続されている。そして、ダイオードD1〜D3にレーザー光を照射して、そのOBIC像を観察することにより、アルミニウム配線R1〜R4の断線箇所の特定を行う。

請求項（抜粋）：

一主表面に複数の半導体素子が形成された半導体基板と、該半導体基板の一主表面上に形成された酸化膜と、該半導体素子の電極上の前記酸化膜に形成されたコンタクトホールと、該コンタクトホールを埋め込むように形成された配線層とを有して成る半導体装置において、前記半導体基板の一主表面に複数のダイオードを形成して、該各々のダイオードを前記配線層の所定箇所に介在させ、前記酸化膜上に配線抵抗を形成し、該配線抵抗の任意の箇所を、前記ダイオードを介在させた前記配線層に接続して、前記ダイオードに並列に前記配線抵抗が配置されるようにしたことを特徴とする半導体装置。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  G01R 27/02 ,  G01R 31/02 ,  H01L 21/66

FI (6件)：

H01L 27/04 D ,  G01R 27/02 R ,  G01R 31/02 ,  H01L 21/66 S ,  H01L 21/66 C ,  H01L 21/66 Y