特許

J-GLOBAL ID：200903095130005337

半導体装置の製造方法

発明者： 宮崎 紳一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-131316
公開番号（公開出願番号）：特開平6-318676
出願日： 1993年05月07日
公開日（公表日）： 1994年11月15日
要約：

【要約】【目的】 ポリシリコン抵抗素子が後の熱処理工程で抵抗値変動を起こすことのないようにする。高速化されたトランジスタを製造しうるようにする。【構成】 p型半導体基板1上にn+ 型埋込み層2、n型エピタキシャル層3を形成し、分離酸化膜4によって活性層を分離し、活性層上を保護酸化膜5で覆う。ポリシリコン膜を成膜し、不純物をドープする。十分の温度で十分の時間をかけてアニールして抵抗値を安定化させた後、パターニングしてポリシリコン抵抗素子7を形成する。抵抗素子上をカバー酸化膜8で被覆する。イオン注入によりベースとなるp型拡散層9を形成した後、減圧CVD法により窒化膜10を形成し、コンタクト孔11を開孔しn+ 型ポリシリコン膜12を形成しエミッタ押し込みによりp+ 型拡散層13を形成し、その後電極(図示なし)を形成する。

請求項（抜粋）：

コレクタ領域の形成された半導体基板上に第1の絶縁膜を介して不純物を含有する非単結晶シリコン膜を形成する工程と、前記非単結晶シリコン膜にアニール処理を施してポリシリコン抵抗素子を形成する工程と、前記ポリシリコン抵抗素子を第2の絶縁膜で被覆する工程と、前記コレクタ領域の表面領域内にあるいは前記コレクタ領域上にベース領域を形成する工程と、前記ベース領域の表面領域内にあるいは前記ベース領域上にエミッタ領域を形成する工程と、を含む半導体装置の製造方法。

IPC (4件)：

H01L 27/06 ,  H01L 27/04 ,  H01L 21/331 ,  H01L 29/73

FI (2件)：

H01L 27/06 101 D ,  H01L 29/72

引用特許：

審査官引用 (4件)

• 特開昭62-108568
  
• 特開平2-248068
  
• 特開昭63-065664
  
• 特開昭61-229346