特許

J-GLOBAL ID：200903095132331738

電界効果トランジスタ

発明者： 丸橋 建一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-168336
公開番号（公開出願番号）：特開平8-340011
出願日： 1995年06月09日
公開日（公表日）： 1996年12月24日
要約：

【要約】【目的】複数の単位電界効果トランジスタに分割した櫛形構造を有する電界効果トランジスタにおいて寄生容量を低減する。【構成】ゲート電極1と、ドレイン電極2と、ソース電極3とを有する複数の単位電界効果トランジスタが該ゲート電極の長手方向に対し垂直に配置されており、ゲート電極パッドとドレイン電極パッドの対向している部分において、ゲート電極パッドノッチ部7とドレイン電極パッドノッチ部8と、この部分に露出する基板表面にくぼみ9を設ける。【効果】ゲート抵抗を増大することなくゲート-ドレイン電極間寄生容量を低減する。

請求項（抜粋）：

ドレイン電極と、ソース電極と、ゲート電極とを有する複数の単位電界効果トランジスタが該ゲート電極に対して並設され、ゲート電極パッドとドレイン電極パッドとが互いに対向する端部においてノッチ部をそれぞれ有することを特徴とする電界効果トランジスタ。

IPC (2件)：

H01L 21/338 ,  H01L 29/812

引用特許：

審査官引用 (4件)

• 特開平2-096965
  
• 特開平4-125941
  
• 特開平2-054540
  
• 特開平4-343440