特許

J-GLOBAL ID：200903095136699179

半導体集積回路

発明者： 米丸 政司
出願人/特許権者： シャープ株式会社
代理人 (1件)： 西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-063636
公開番号（公開出願番号）：特開平7-273558
出願日： 1994年03月31日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】 不動作時には電流が流れず、電圧降下を生じない半導体集積回路を提供する。【構成】 複数のNMOS62,63によるカレントミラー回路と、複数のNMOS68,69とインバータ70による第1スイッチ回路64と、NMOS71による第2スイッチ回路65とで半導体集積回路61が形成される。第1スイッチ回路64が導通し、第2スイッチ回路65が遮断されると、半導体集積回路61は動作状態となるが、第1スイッチ回路64は電流経路には挿入されていないから電流は流れず、電圧降下は生じない。第1スイッチ回路64が遮断され、第2スイッチ回路65が導通すると、半導体集積回路61は不動作状態となるが、このとき半導体集積回路61中の電流は0で、電力消費は生じない。

請求項（抜粋）：

単一の半導体基板上に、NチャンネルFETのゲート電極にバイアス電圧を入力することによって前記FETのドレイン電極から定電流を出力する定電流回路と、前記バイアス電圧を接地電位に短絡させるスイッチとを形成することを特徴とする半導体集積回路。