半導体メモリ

発明者： , ,
出願人/特許権者：
代理人 (1件)：鵜沼辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平3-218691
公開番号（公開出願番号）：特開平5-055518
出願日： 1991年08月29日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】半導体メモリのチップサイズを増大させることなく電源インピーダンスの低減を図ることにある。【構成】 200はメモリユニット、201はメモリセルをマトリクス状に配置したメモリセルアレー、202はローアドレスを指定するXデコーダ、203はカラムアドレスを指定するYデコーダやセンスアンプから構成される周辺回路である。204は接地電位の電源配線、205は電源電位の電源配線であり、共に3層目アルミニウム膜からなりメモリセルアレー201の上層に設けられている。接地電位の電源配線204及び電源電位の電源配線205は、メモリセル内に設けられた2層目アルミニウム膜から成る接地電位の電源配線及び電源電位の電源配線にそれぞれ接続されている。【効果】メモリセルアレー上層を電源配線エリアとすることで、チップサイズを増大させることなく電源インピーダンスを低減することができる。

請求項（抜粋）：

メモリセルアレーを有する半導体メモリにおいて、該メモリセルアレーを構成するメモリセル内のデータ線及びワード線の上層に電源配線を形成したことを特徴とする半導体メモリ。

IPC (3件)：

H01L 27/108 , H01L 21/82 , H01L 21/3205

FI (3件)：

H01L 27/10 325 Q , H01L 21/82 L , H01L 21/88 A

引用特許：

審査官引用 (15件)

特開昭62-188363
特開昭62-217631
特開昭62-067835

全件表示

前のページに戻る