特許
J-GLOBAL ID：200903095155586954
メモリ制御装置
発明者：
出願人/特許権者：
代理人 (4件)：
板垣 孝夫
, 森本 義弘
, 笹原 敏司
, 原田 洋平
公報種別：公開公報
出願番号（国際出願番号）：特願2004-272651
公開番号（公開出願番号）：特開2006-091940
出願日： 2004年09月21日
公開日（公表日）： 2006年04月06日
要約：
【課題】 本発明は、消費電力や不要輻射を減少できるメモリ制御装置を提供することを目的とする。【解決手段】 メモリ制御部3に、メモリ7への書き込みデータとメモリからの読み出しデータが一致するかどうかの検査を実施してその良否を判定する検査実施/判定部2を設け、この検査実施/判定部2の比較結果によって、メモリインターフェース部7の出力電流とメモリインターフェース部の出力電圧、さらにメモリ制御部3のメモリ制御タイミングのパターンを調整する構成とする。この構成によれば、メモリデータエラーを回避しながらメモリ7の駆動電流と駆動電圧を最適化でき、消費電力や不要輻射を減少させることができる。【選択図】 図1
請求項（抜粋）：
メモリと、このメモリを駆動するメモリインターフェース部と、このメモリインターフェース部を介して前記メモリへのデータの書き込みおよびメモリからの読み出しを制御するメモリ制御部を備えたメモリ制御装置であって、
前記メモリ制御部に、前記メモリへの書き込みデータとメモリからの読み出しデータが一致するかどうかの検査を実施してその良否を判定する判定手段を設け、
前記メモリインターフェース部に、前記判定手段の判定結果に応じて、メモリインターフェース部の出力電流を任意の値に切り換える電流切換手段を設け、
前記電流切換手段は、前記判定手段においてメモリへの書き込みデータとメモリからの読み出しデータが一致すると判断されるときには、メモリインターフェース部の出力電流を現状より少なくするように切り換えるか、または現状を維持するようにし、前記判定手段においてメモリへの書き込みデータとメモリからの読み出しデータが一致しないと判断されるときには、メモリインターフェースの出力電流を現状より多くするように切り換えること
を特徴とするメモリ制御装置。
IPC (2件)：
FI (3件)：
G06F12/00 550K
, G06F12/00 550E
, G06F12/06 510C
