特許

J-GLOBAL ID：200903095160017348

半導体メモリ

発明者： 太田 邦一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-215648
公開番号（公開出願番号）：特開平5-055513
出願日： 1991年08月28日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 DRAMメモリセルのキャパシタ容量を大きくしかもセル面積を小さくする。【構成】 導体膜1,3と絶縁膜2からなるキャパシタがドレーン4、ゲート5、ソース6からなるMOSFETの上にあってセルを構成している。キャパシタを導体膜1,3がシリコン基板10と垂直になるように配置し、導体膜1の側面でソース4に接続している。キャパシタはトランジスターとは別の工程で作製し、層状のキャパシタの側面を基板10上の接続用導体9と接続する。

請求項（抜粋）：

基板上に形成されたMISトランジスタと、このMISトランジスタの一方の拡散層に一方の電極が接続されもう一方の電極が電源に接続されたキャパシタとでメモリセルが構成された半導体メモリにおいて、前記キャパシタの電極面が基板面に対して垂直あるいは大きな角度を有していることを特徴とする半導体メモリ。