情報処理システムの制御方法

発明者： ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-323372
公開番号（公開出願番号）：特開2000-148655
出願日： 1998年11月13日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】冗長化または多重化等のために設けられた複数のパスの障害時のパス閉塞切り替え操作による全パス閉塞を回避する。【解決手段】ディスク制御装置100と記憶装置群170との間を複数のパス0〜nからなる入出力パス280を介して接続した構成において、エラー検出回路150で検出されたパス0〜nの各々のエラー回数(A)をカウンタ回路140で個別に計数し、メモリ120に設定された閉塞条件閾値Bと各パスのエラー回数(A)を比較器130で大小判定し、A>Bの時に当該パスを閉塞して他パスに切り替えるパス切り替え制御において、健全なパスの残数減少に応じて、メモリ120に設定される閉塞条件閾値Bの値を漸増させてパス閉塞条件を緩和することで、パス0〜nの全閉塞によるシステムダウンを回避する。また累積エラー回数やエラー頻度のより少ない残パスを優先的に選択し、パス障害を起きにくくする。

請求項（抜粋）：

複数の情報転送経路から少なくとも一つを任意に選択し、当該情報転送経路を用いた情報転送を行う情報処理システムの制御方法であって、個々の前記情報転送経路の障害検出を行い障害の程度を閉塞条件にて判定することにより前記情報転送経路を閉塞するとき、残りの使用可能な前記情報転送経路の数に大小に応じて、前記閉塞条件を変化させることを特徴とする情報処理システムの制御方法。

IPC (2件)：

G06F 13/14 310 , G06F 11/20 310

FI (2件)：

G06F 13/14 310 E , G06F 11/20 310 K

Fターム (12件)：

5B014EA04 , 5B014EB04 , 5B014GD05 , 5B014GD18 , 5B014GD23 , 5B014GD32 , 5B014GD35 , 5B014HC13 , 5B034AA04 , 5B034BB15 , 5B034CC05 , 5B034DD01

前のページに戻る