特許

J-GLOBAL ID：200903095194373607

CMOSバッファ回路

発明者： 服部 真司
出願人/特許権者： シャープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-170525
公開番号（公開出願番号）：特開平6-013872
出願日： 1992年06月29日
公開日（公表日）： 1994年01月21日
要約：

【要約】【目的】 より低消費電力のCMOSバッファ回路を提供すること。【構成】 N型MOSトランジスタ16のスレッショルド電圧を利用して、電源電圧を上記スレッショルド電圧分降下させる電源回路13と、該電源回路13によって得られる電圧を電源とし、入力端子11に印加される入力電圧をその入力とするCMOSインバータ回路14と、上記入力電圧及び上記CMOSインバータ回路14の出力電圧を、それぞれその入力に受ける一対のN型MOSトランジスタ17,18と、該一対のN型MOSトランジスタのそれぞれと電源電圧Vcc間にそれぞれ接続され、一方のゲートが他方のドレインに、他方のゲートが一方のドレインに、それぞれ接続された一対のP型MOSトランジスタ19,20とから成るレベル変換回路15とを設ける。

請求項（抜粋）：

電源電圧以下の入力電圧を、電源電圧と等しい出力電圧に変換して出力するCMOSバッファ回路において、MOSトランジスタのスレッショルド電圧を利用して電源電圧を降下させる電源回路と、該電源回路によって得られる電圧を電源とし、上記入力電圧をその入力とするCMOSインバータ回路と、上記入力電圧及び上記CMOSインバータ回路の出力電圧を、それぞれその入力に受ける一対のN型MOSトランジスタと、該一対のN型MOSトランジスタのそれぞれと電源電圧間にそれぞれ接続され、一方のゲートが他方のドレインに、該他方のゲートが上記一方のドレインに、それぞれ接続された一対のP型MOSトランジスタとから成るレベル変換回路とを設けて成ることを特徴とするCMOSバッファ回路。

IPC (3件)：

H03K 17/687 ,  H03K 19/0185 ,  H03K 19/0948

FI (3件)：

H03K 17/687 F ,  H03K 19/00 101 E ,  H03K 19/094 B