特許

J-GLOBAL ID：200903095205552967

ポート回路

発明者： 福島 智志
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-075112
公開番号（公開出願番号）：特開平6-259365
出願日： 1993年03月10日
公開日（公表日）： 1994年09月16日
要約：

【要約】【目的】 ポートの入力データの検査、および出力データの`H ́,`L ́切り替えを簡単に行え、ポートのDC特性評価を簡単に行えるようにする。【構成】 制御レジスタ24,25からの制御データにより、出力バッファ1,3とポートラッチ5,6、および入力バッファ2,4と内部バス36の各切り離し、方向レジスタによるポートの方向制御の切り離しをそれぞれ実施し、一方の入力バッファ2または4の出力と他方の出力バッファ3または1の入力を直接接続する。

請求項（抜粋）：

内部バスと2つ以上のポートのそれぞれとの間に接続された、方向レジスタ信号によりポートの入出力設定がなされる入力バッファと、ポートラッチおよび出力バッファの直列回路とをそれぞれ備えたポート回路において、上記ポートラッチおよび出力バッファ間に接続された第1のスイッチ素子と、上記入力バッファおよび上記内部バス間に接続された第2のスイッチ素子と、上記ポートの方向制御を上記方向レジスタ信号に代えて行わせる制御回路と、一方の上記入力バッファの出力側と他方の上記出力バッファの入力側とを互いに接続する回路の途中、および上記他方の入力バッファの出力側と上記一方の出力バッファの入力側とを互いに接続する第3のスイッチ素子および第4のスイッチ素子と、上記第1〜第4のスイッチ素子を、一方のポートの入力データを他方のポートへ出力させるように切替制御する制御レジスタとを備えたことを特徴とするポート回路。