特許

J-GLOBAL ID：200903095214789082

半導体装置

発明者： 藤井 岳志
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平9-105573
公開番号（公開出願番号）：特開平10-303436
出願日： 1997年04月23日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】高耐圧大電流のプレーナ型ダイオードにおいて、逆回復耐量の向上を図る。【解決手段】n- 基板1の表面にアノード領域11としてp- ウエル領域6と、耐圧構造10を形成する図示されていないガードリング用p+ 領域とが不純物イオン注入の後、ドライブと称する拡散をして形成されている。p- ウエル領域6上にアノード電極3がアルミニウム膜などの金属膜で形成されている。n-基板1のアノード領域11側と反対側の表面には、高濃度のn形領域であるカソード領域2が形成され、このカソード領域2上にカソード電極4がアルミニウム膜などの金属膜で形成られている。前記のアノード領域11の不純物濃度を従来ダイオードの場合と比べて二桁以上小さい値とする。

請求項（抜粋）：

低濃度の第1導電形の第1半導体領域の一方の主面に第2導電形の第2半導体領域が選択的に形成され、第1半導体領域の他方の主面に高濃度の第1導電形の第3半導体領域が形成され、第2半導体領域上および第3半導体領域上にアノード電極およびカソード電極がそれぞれ形成されてなる半導体装置において、第2半導体領域の外周部領域が該外周部領域で取り囲まれる内部領域より不純物濃度が低いことを特徴とする半導体装置。