特許
J-GLOBAL ID：200903095231830002
メモリ障害処理システム
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平5-117237
公開番号（公開出願番号）：特開平6-332736
出願日： 1993年05月19日
公開日（公表日）： 1994年12月02日
要約：
【要約】【目的】データ処理装置が命令を処理するために実行する処理手順を含むメモリ障害を処理するためのメモリ障害処理方式に関し、メモリ障害処理のためのハードウェア検証工数および物量の低減を改善する。【構成】データ処理装置の内部メモリであるデコードストレージ(DS)15の読み出しデータのパリティエラー検出時は、メモリ障害発生と判断して、セレクタ163はレジスタ161の出力を選択する。このレジスタ161の出力は、命令例外時にDS15から読み出されるデータと同じ値とされているため、命令セットアップ論理回路164は、コントロールストレージ17から命令例外時のマイクロコードを読み出す。この命令例外処理の実行時に、メモリ障害が発生したか否かを判断し、メモリ障害の場合は、例外処理を中止し、前記メモリ障害の障害処理に切り換え障害処理を行う。
請求項（抜粋）：
マイクロプログラム制御を行うデータ処理装置の内部メモリの障害処理を実行するメモリ障害処理システムおいて、前記内部メモリから読み出した情報から該内部メモリの障害発生を検出する障害発生検出手段と、該障害発生検出手段により該内部メモリの障害発生が検出された時に、前記データ処理装置が持つ、予め定められた割込み処理を起動する起動手段と、該起動手段により起動された該割込み処理により、前記内部メモリ障害が発生したか否かを判断し、該内部メモリ障害発生時には該割込み処理を中止して、前記内部メモリの障害発生アドレスにデータを再ロードした後、命令を再実行させる命令再実行手段とを有することを特徴とするメモリ障害処理システム。
IPC (3件)：
G06F 11/14 310
, G06F 9/22 380
, G06F 11/22 360
