特許

J-GLOBAL ID：200903095237183610

キャッシュメモリ

発明者： 宮森 高
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-131754
公開番号（公開出願番号）：特開平7-334428
出願日： 1994年06月14日
公開日（公表日）： 1995年12月22日
要約：

【要約】【目的】 この発明は、同一セット内の少なくとも1つのブロックデータはロックできないようにして、キャッシュのリフィル制御を簡単化するとともに、構成の小型化ならびに性能低下を防止するキャッシュメモリを提供することを目的とする。【構成】 この発明は、キャッシメモリシステム10におけるキャッシメモリ部11の同一セットの複数のブロックデータの内すべてのブロックデータがロックされないようにキャッシュコントロール部12によりロックビットL及びリプレースビットRを更新制御して、少なくとも1つのブロックデータのリフィルを可能とし、リフィル処理を容易に行うように構成されてなる。

請求項（抜粋）：

タグアドレスを格納するタグアドレス記憶領域と、そのタグアドレスに対応するブロックデータを格納するデータ記憶領域と、リプレースを禁止するか否かをブロック毎に設定可能とするためのロック情報記憶領域と、を有し、複数のブロックを1つのセットとして管理するセットアソシアティブ方式又はフルアソシアティブ方式のキャッシュメモリであって、同一セット内のすべてのブロックがロックされないようにブロックのロック情報を同一セット内の他のブロックのロック情報と関連させて管理する制御回路を有することを特徴とするキャッシュメモリ。