特許
J-GLOBAL ID：200903095244677505
ステレオマッチング装置
発明者：
出願人/特許権者：
代理人 (1件)：
鷲田 公一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-161891
公開番号（公開出願番号）：特開平10-334244
出願日： 1997年06月04日
公開日（公表日）： 1998年12月18日
要約：
【要約】【課題】 ステレオ画像について高速のステレオマッチングを簡単な回路構成で実現すること。【解決手段】 左画像101と右画像102の対応する画素位置どうしの画素データを合成して、複数のメモリM0〜Mn-1に保存する。コントローラ127がメモリへの書込みアドレスを以下の如く制御する。垂直方向の画素位置のインデックスをy(0≦y≦NV-1)として、y=n×kの合成画素値をメモリM0y=n×k+1の合成画素値をメモリM1:y=n×k+(n-1)の合成画素値をメモリMn-1に基づいて合成データを書き込む。
請求項（抜粋）：
ステレオ画像上の各ブロックについて同一画素位置の画素データを合成する合成手段と、前記ブロックの垂直方向の各画素位置に対応して設けられた複数のメモリと、前記メモリに対して対応する垂直方向の画素位置の合成データを書き込むメモリ制御手段と、前記各メモリに書き込まれた合成データを同時に読み出してステレオマッチングを行うマッチング手段とを具備するステレオマッチング装置。
IPC (2件)：
FI (2件)：
G06F 15/62 415
, G01B 11/24 K
