特許
J-GLOBAL ID:200903095249657790
半導体集積回路及び半導体集積回路の設計方法
発明者:
,
出願人/特許権者:
代理人 (1件):
吉田 研二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-284246
公開番号(公開出願番号):特開平10-135337
出願日: 1996年10月25日
公開日(公表日): 1998年05月22日
要約:
【要約】【課題】 クロック幹線を用いたクロックの分配方式を用いる半導体集積回路において、クロック幹線と長距離にわたって並走する信号配線を防止することにより、ノイズの低減を図るとともに配線資源の増大を実現する。【解決手段】 クロック幹線114の配線幅を所定の間隔で変化させる。例えば、細い部分は10μであるが太い部分は11〜20μである。このようなクロック幹線114を用いて自動配置配線ツールを起動し配置配線をすると、隣接配線116は、長距離に亘ってクロック幹線114と隣接してしまうことがない。その一方、短い配線についてはクロック幹線114の凹部(配線幅が10μの場所)に食い込んで配線される場合もあり、クロック幹線114の周りにシールド線を設けるよりも配線資源の増大を実現することができる。
請求項(抜粋):
クロック幹線を用いてクロック信号を分配する半導体集積回路において、前記クロック幹線に隣接する位置に、配線に対する所定の障害物が設けられている半導体集積回路。
IPC (3件):
H01L 21/82
, H01L 27/04
, H01L 21/822
FI (2件):
H01L 21/82 W
, H01L 27/04 D
前のページに戻る