特許
J-GLOBAL ID:200903095266197850
液晶素子の駆動方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
近島 一夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-099451
公開番号(公開出願番号):特開2000-292774
出願日: 1999年04月06日
公開日(公表日): 2000年10月20日
要約:
【要約】【課題】 残像やコントラスト低下に伴う画質の悪化を防止する。【解決手段】 液晶2に印加する書き込み電圧VD とリセット電圧VR との関係が、VR =-(VD +ΔV)となり、ΔVの値を前記VR や前記VD の値と関係なく、しかも画素の別を問わず一定となるようにした。したがって、同一画像を長時間表示した後に画像を切り換える場合、前記ΔVによる影響は各画素について均一であって残像としての影響を与えることはなく、画質が悪くなることもない。また、書き込み電圧VDが小さくてもリセット電圧VR はΔVだけは少なくとも補償されることとなり、リセット不良に伴うコントラスト低下の問題も解消される。
請求項(抜粋):
所定間隙を開けた状態に配置された一対の基板と、これら一対の基板の間に配置された液晶と、複数の画素を構成すると共に該液晶を挟み込むように配置された第1電極及び第2電極と、該第2電極に接続されて各画素毎に配置された複数のスイッチング素子と、該スイッチング素子のゲートに接続された第3電極と、該スイッチング素子のソースに接続された第4電極と、を備えた液晶素子であって、前記第3電極へのゲート電圧の印加に基づき前記スイッチング素子をオンして前記第4電極と前記第2電極とを同電位にし書き込み電圧やリセット電圧を前記液晶に印加する液晶素子の駆動方法において、前記書き込み電圧をVD とし前記リセット電圧をVR とした場合におけるそれらの電圧の関係が、VR =-(VD +ΔV)を満足し、前記ΔVの値は、前記VR や前記VD の値と関係なく画素の別を問わず一定とされ、かつ、ΔVとVD とは同じ符号である、ことを特徴とする液晶素子の駆動方法。
IPC (8件):
G02F 1/133 560
, G02F 1/133 525
, G02F 1/133 550
, G02F 1/133 575
, G02F 1/141
, G09G 3/20 621
, G09G 3/20 641
, G09G 3/36
FI (8件):
G02F 1/133 560
, G02F 1/133 525
, G02F 1/133 550
, G02F 1/133 575
, G09G 3/20 621 B
, G09G 3/20 641 C
, G09G 3/36
, G02F 1/137 510
Fターム (48件):
2H088EA02
, 2H088GA04
, 2H088HA08
, 2H088JA17
, 2H088KA28
, 2H088KA30
, 2H088MA02
, 2H093NA15
, 2H093NA33
, 2H093NB08
, 2H093NB09
, 2H093NB12
, 2H093NC34
, 2H093ND04
, 2H093ND12
, 2H093ND35
, 2H093NF17
, 2H093NH14
, 2H093NH15
, 2H093NH18
, 5C006AA16
, 5C006AA22
, 5C006AC28
, 5C006AF44
, 5C006AF71
, 5C006BA12
, 5C006BB16
, 5C006BC03
, 5C006BC12
, 5C006BF31
, 5C006FA34
, 5C006FA54
, 5C006GA02
, 5C006GA03
, 5C006GA04
, 5C080AA10
, 5C080BB05
, 5C080CC03
, 5C080DD03
, 5C080DD29
, 5C080EE29
, 5C080FF11
, 5C080GG08
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ05
, 5C080JJ06
前のページに戻る