特許

J-GLOBAL ID：200903095280022825

不揮発性半導体記憶装置およびその製造方法

発明者： 土井 博之
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-113386
公開番号（公開出願番号）：特開2001-298099
出願日： 2000年04月14日
公開日（公表日）： 2001年10月26日
要約：

【要約】【課題】 周辺回路のMISトランジスタの微細化・高性能化に適応しうる不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】 Si基板上11に、ゲート絶縁膜12を挟んで浮遊ゲート電極13を形成する。不純物イオンの注入,活性化処理を行って、Si基11内の浮遊ゲート電極13の両側に位置する領域にソース・ドレイン拡散層18,19を形成する。その後、浮遊ゲート電極13の側面上にサイドウォールスペーサ20を形成した後、浮遊ゲート電極13,サイドウォールスペーサ20(又は層間絶縁膜)を覆う,電極間絶縁膜14aとなる部分を含むアルミナ膜14を形成し、その上にメタル膜を含む制御ゲート電極15を形成する。高温プロセスである不純物の活性化処理を行なってから、電極間絶縁膜14a,制御ゲート電極15を形成するので、金属酸化膜やメタル膜の利用が可能になる。

請求項（抜粋）：

基板の半導体領域上にゲート絶縁膜を介して浮遊ゲート電極を形成する工程(a)と、上記半導体領域のうち上記浮遊ゲート電極の両側に位置する領域に不純物イオンを注入して、ソース・ドレイン注入層を形成する工程(b)と、上記工程(b)の後で、上記ソース・ドレイン注入層に導入された不純物の活性化のための熱処理を行なって、ソース・ドレイン拡散層を形成する工程(c)と、上記工程(c)の後で、少なくとも上記浮遊ゲート電極の上面を覆う電極間絶縁膜を形成する工程(d)と、上記電極間絶縁膜を挟んで上記浮遊ゲート電極に対向する制御ゲート電極を形成する工程(e)とを含む不揮発性半導体記憶装置の製造方法。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115 ,  H01L 27/10 481

FI (3件)：

H01L 27/10 481 ,  H01L 29/78 371 ,  H01L 27/10 434

Fターム (34件)：

5F001AA01 ,  5F001AA06 ,  5F001AA60 ,  5F001AB02 ,  5F001AB04 ,  5F001AF07 ,  5F001AG12 ,  5F001AG30 ,  5F001AG40 ,  5F083EP02 ,  5F083EP22 ,  5F083GA02 ,  5F083GA09 ,  5F083JA02 ,  5F083JA06 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083PR09 ,  5F083PR22 ,  5F083PR33 ,  5F083PR36 ,  5F083PR43 ,  5F083PR44 ,  5F083PR53 ,  5F083PR54 ,  5F101BA01 ,  5F101BA33 ,  5F101BB02 ,  5F101BB08 ,  5F101BF03 ,  5F101BH09 ,  5F101BH16 ,  5F101BH21