特許

J-GLOBAL ID：200903095290990730

多ビット同時書込方式と半導体記憶装置

発明者： 小宮 学
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願平11-020717
公開番号（公開出願番号）：特開2000-222890
出願日： 1999年01月28日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】 実際に書き込むビットを計数して、最大数のアドレスのデータをラッチして書き込みを行ない高速書き換えを実現する。【解決手段】 メモリセル1へのデータ書込時に実際に書き込むデータ数をカウンタ3で計数し、その書き込める最大数のアドレスのデータをアドレスラッチ回路9でラッチし、ラッチした書き込むアドレスをアドレスカウンタ10で計数する。カウンタ4の計数合計が32ビットを超えた時点でマイコン101に信号を送りラッチ動作を停止する。そして上記ラッチと同時にメモリセル1への書き込みを行う。

請求項（抜粋）：

CHE方式で書き込みを行うスタックゲート型メモリセルに実際に書き込むデータについて該スタックゲート型メモリセルのドレインにビットラインとカラムゲートを介して電源電圧を印加しデータ数を計数する書き込みと、前記スタックゲート型メモリセルに書き込める最大数のデータをラッチして書き込むこととを特徴とする多ビット同時書込方式。

FI (2件)：

G11C 17/00 611 G ,  G11C 17/00 611 Z

Fターム (7件)：

5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD00 ,  5B025AD01 ,  5B025AD04 ,  5B025AE05