特許
J-GLOBAL ID：200903095292081266
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-299930
公開番号（公開出願番号）：特開平8-161888
出願日： 1994年12月02日
公開日（公表日）： 1996年06月21日
要約：
【要約】【目的】 シェアードセンスアンプ方式における接続トランジスタの制御電極に与える電圧を一定期間のみ昇圧して、低消費電力化を図ることができるような半導体記憶装置を提供する。【構成】 半導体記憶装置251のセンスアンプ7に制御信号φ1 ,φ2 を与えるために、スイッチング信号発生回路253が設けられ、そのスイッチング信号発生回路253は、外部/RAS信号が立上がった後一定期間のみ昇圧された昇圧信号φ1 ,φ2 をセンスアンプ7に与えて、常に昇圧された制御信号φ1 ,φ2 を与えられる場合に比べて低消費電力化を図る。
請求項（抜粋）：
一方のビット線にメモリセルが接続される第1のビット線対と、一方のビット線にメモリセルが接続される第2のビット線対と、前記第1のビット線対または前記第2のビット線対の電位を増幅するためのセンスアンプと、一定期間のみ電源電位レベルよりも高い昇圧電位レベルの第1の制御信号または第2の制御信号を発生するための制御信号発生手段と、前記制御信号発生手段が発生する第1の制御信号がその制御電極に与えられたことに応じて、前記第1のビット線対と前記センスアンプとを接続するための第1の接続トランジスタと、前記制御信号発生手段が発生する第2の制御信号がその制御電極に与えられたことに応じて、前記第2のビット線対と前記センスアンプとを接続するための第2の接続トランジスタとを備えた半導体記憶装置。
IPC (2件)：
G11C 11/407
, G11C 11/403
G11C 11/34 354 E
, G11C 11/34 371 J
