特許
J-GLOBAL ID：200903095304541756

多層回路基板及び多層回路基板のパターニング方法

発明者：
小高 一也

小高 一也 について

, 
宮本 琢哉

宮本 琢哉 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (2件)： 角田 芳末 ,  磯山 弘信
公報種別：公開公報
出願番号（国際出願番号）：特願2005-059391
公開番号（公開出願番号）：特開2006-245320
出願日： 2005年03月03日
公開日（公表日）： 2006年09月14日
要約：
【課題】多層回路基板の主電源プレーンとサブ電源プレーンの電圧が隣接層に配したフイルタ近傍でクロストークとする場合に混入するノイズを低減する多層回路基板及び多層回路基板のパターニング方法を得る。【解決手段】隣接層に配設したフイルタ40の近傍に主電源プレーン39とサブ電源プレーン41をクロストークしない様に離間して配設することによりフイルタ40に電源プレーン41から与える不要ノイズを低減する。【選択図】 図1
請求項（抜粋）：
少なくとも電源層と隣接する上層或いは下層の信号層に所定電源で駆動される電気回路素子とフイルタを有する多層回路基板に於いて、 前記信号層に搭載した前記フイルタ或いはフイルタ後の電源は前記電気回路素子を駆動する電源層に形成した電源プレーン或いは電源パターンから離間した位置に配する様にしたことを特徴とする多層回路基板。
IPC (3件)：
H05K 3/46 ,  H05K 1/02 ,  H01L 23/12
FI (4件)：
H05K3/46 Z ,  H05K3/46 Q ,  H05K1/02 N ,  H01L23/12 E
Fターム (24件)：
5E338AA03 ,  5E338BB75 ,  5E338CC04 ,  5E338CC06 ,  5E338CD01 ,  5E338CD12 ,  5E338CD22 ,  5E338EE13 ,  5E346AA01 ,  5E346AA12 ,  5E346AA15 ,  5E346AA35 ,  5E346AA41 ,  5E346AA60 ,  5E346BB02 ,  5E346BB03 ,  5E346BB04 ,  5E346BB06 ,  5E346BB11 ,  5E346BB20 ,  5E346CC01 ,  5E346CC31 ,  5E346FF45 ,  5E346HH04
引用特許：
出願人引用 (2件)
  • 多層プリント配線基板
    公報種別：公開公報   出願番号：特願平10-013981   出願人：キヤノン株式会社
  • 回路基板
    公報種別：公開公報   出願番号：特願2001-251658   出願人：日本電気株式会社

前のページに戻る

TOP

BOTTOM