特許

J-GLOBAL ID：200903095317576400

半導体素子用ツ-パス多重状態並列試験

発明者： ブライアン エル.ブラウン ,  ジャクソン レウング ,  ロナルド ジェイ.シズデク ,  ポウ チェア チャン
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-229289
公開番号（公開出願番号）：特開2000-067599
出願日： 1999年08月13日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】 2つの状態しか提供出来ない出力ドライバ(例えばオープン・ドレイン・ドライバ)を有する半導体素子用の試験回路を提供する【解決手段】 従来の試験回路は、試験の論理高状態及び論理低状態と出力インピーダンスが高という3つの状態で半導体試験結果を表現していた。オープン・ドレイン・ドライバの様に2つの状態しか表現できない出力ドライバを有する半導体素子の出力をシーケンシャルに変化させることで複数の試験結果状態を表現するようにした。

請求項（抜粋）：

半導体素子の試験回路であって:多数のデータ信号を受信しそのデータ信号を予め定められた値と比較して、複数の試験データ値を生成するための試験回路と;試験データ値を並列に受信し、その試験データ値をシーケンシャルな形式でレジスタ出力に提供するレジスタと;出力ノードに結合され、シーケンシャルな試験データ値を受信し、出力ノード部に試験値に基づきシーケンシャルな形式で論理値を確立するための出力ドライバとを含む、前記試験回路。

IPC (3件)：

G11C 29/00 671 ,  G01R 31/28 ,  G11C 11/401

FI (4件)：

G11C 29/00 671 P ,  G01R 31/28 M ,  G01R 31/28 B ,  G11C 11/34 371 A

引用特許：

審査官引用 (2件)

• 特開平3-296987
  
• 特開平3-296987