特許

J-GLOBAL ID：200903095318417438

二重キャッピング膜を有する半導体素子の配線及びその形成方法

発明者： 呉 ▲ジュン▼煥 ,  孟 東祚
出願人/特許権者： 三星電子株式会社
代理人 (4件)： 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2006-198688
公開番号（公開出願番号）：特開2007-027769
出願日： 2006年07月20日
公開日（公表日）： 2007年02月01日
要約：

【課題】本発明は、従来技術の問題点及び短所を考慮してキャッピング膜の不良を改善することによってエッチング選択比が確保されながら漏洩抑制特性が向上してビアホール領域で発生する不良を防止する半導体素子の配線を提供する。本発明はまた、前記のような半導体素子の配線形成方法を提供する。【解決手段】二重キャッピング膜を有する半導体素子の配線及びその形成方法が提供される。本発明の一実施形態による半導体素子の配線は内部に溝を有する層間絶縁膜、前記溝内部に形成された金属層、前記金属層上部に位置した金属化合物層、前記層間絶縁膜上部に位置した第1障壁層、及び前記金属化合物層及び前記第1障壁層上部に位置した第2障壁層を含む。【選択図】図2

請求項（抜粋）：

内部に溝を有する層間絶縁膜と; 前記溝内部に形成された金属層と; 前記金属層上部に位置した金属化合物層と; 前記層間絶縁膜上部に位置した第1障壁層;及び 前記金属化合物層及び前記第1障壁層上部に位置した第2障壁層を含むことを特徴とする半導体素子の配線。

IPC (2件)：

H01L 21/320 ,  H01L 23/52

FI (1件)：

H01L21/88 M

Fターム (36件)：

5F033HH08 ,  5F033HH11 ,  5F033HH12 ,  5F033HH13 ,  5F033HH14 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH25 ,  5F033HH31 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033MM01 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033PP26 ,  5F033QQ00 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ74 ,  5F033QQ82 ,  5F033QQ85 ,  5F033RR01 ,  5F033RR06 ,  5F033RR11 ,  5F033RR21 ,  5F033RR22 ,  5F033SS15 ,  5F033WW02 ,  5F033WW03 ,  5F033XX31

引用特許：

出願人引用 (1件)

• 米国特許第6,869,873号明細書