特許
J-GLOBAL ID：200903095323972490
直交周波数分割多重信号受信装置のマルチパス歪除去回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-186347
公開番号（公開出願番号）：特開平8-032470
出願日： 1994年07月15日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 OFDM信号送受信装置のマルチパス歪除去回路において、ガードインターバル部と、ガードインターバル被置換部との比較信号を検出信号として利用してマルチパス歪を除去する。【構成】 信号の一部の期間を繰り返し伝送するガードインターバルが設定されたOFDM入力信号を遅延させる第1の遅延回路1と、供給される前記遅延回路の出力信号を所定レベルに変化させる可変減衰回路2と、前記入力信号と前記可変減衰回路の出力信号とを加算しマルチパス歪が除去された出力信号とする加算器3と、前記加算器の出力信号が供給され、前記一部の繰り返し期間に対応する時間分遅延させる第2の遅延回路4と、前記加算器の出力信号と前記第2の遅延回路の出力信号とが供給されて、ガードインターバル被置換信号とガードインターバル信号とを比較する第1の比較回路5とを有して構成し、前記被置換信号と前記ガードインターバル信号との一致度が増すように前記可変減衰回路のレベルを設定するようにした。
請求項（抜粋）：
マルチパス歪を軽減するため一部の期間を繰り返し伝送するガードインターバルが設定された直交周波数分割多重入力信号を遅延させる第1の遅延回路と、供給される前記遅延回路の出力信号を所定レベルに変化させる可変減衰回路と、前記入力信号と前記可変減衰回路の出力信号とを加算しマルチパス歪が除去された出力信号とする加算器と、前記加算器の出力信号が供給され、前記一部の繰り返し期間に対応する時間分遅延させる第2の遅延回路と、前記加算器の出力信号と前記第2の遅延回路の出力信号とが供給されて、ガードインターバル被置換信号とガードインターバル信号とを比較する第1の比較回路とを有して構成し、前記被置換信号と前記ガードインターバル信号との一致度が増すように前記可変減衰回路のレベルを設定するように構成したことを特徴とする直交周波数分割多重信号受信装置のマルチパス歪除去回路。
IPC (2件)：
前のページに戻る
