特許
J-GLOBAL ID：200903095330563326
パルス制御回路及び同期整流回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 精孝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-066689
公開番号（公開出願番号）：特開平9-261950
出願日： 1996年03月22日
公開日（公表日）： 1997年10月03日
要約：
【要約】【課題】 従来の同期整流回路におけるコントロール集積回路に代えて用いることができる安価な回路構成のパルス制御回路及びこれを用いた同期整流回路を提供する。【解決手段】 同期整流回路における第1及び第2のスイッチング素子24,25のオン・オフ切り替えを制御する制御部を、汎用のパルス幅変調回路28、パルス制御回路29及びドライブ回路30,31によって構成し、さらにパルス制御回路29を、比較器A1,A2と、比較器A1の入力側とパルス幅変調回路28の出力端子の間に、この出力端子側をアノードとして接続されたダイオードD1と、比較器A2の入力側とパルス幅変調回路28の出力端子の間に、この出力端子側をカソードとして接続されたダイオードD2と、ダイオードD1に並列接続された抵抗器R2と、ダイオードD2に並列接続された抵抗器D3と、ダイオードD1のカソードと接地間に接続されたコンデンサC1と、ダイオードD2のアノードと接地間に接続されたコンデンサC2とから構成する。
請求項（抜粋）：
入力端子より所定のパルス幅を有する矩形波状の基準パルス信号を入力し、該基準パルス信号より所定時間遅延した第1のパルス幅を有する矩形波状の第1のパルス信号を第1の出力端子から出力すると共に、該第1のパルス信号のパルス幅内に存在し、前記第1のパルス幅よりも小さい第2のパルス幅を有し、先端部及び後端部が前記第1のパルス信号の先端部及び後端部との間に所定の時間間隔をあけて形成されている矩形波状の第2のパルス信号を第2の出力端子より出力するパルス制御回路であって、入力された電圧レベルと基準電圧レベルとの比較結果に基づいて出力電圧を二値的に変化させて前記第1の出力端子に出力する第1の比較器と、入力された電圧レベルと基準電圧レベルとの比較結果に基づいて出力電圧を二値的に変化させて前記第2の出力端子に出力する第2の比較器と、前記第1の比較器の入力側と前記入力端子の間に、前記入力端子側をアノードとして接続された第1のダイオードと、前記第2の比較器の入力側と前記入力端子の間に、前記入力端子側をカソードとして接続された第2のダイオードと、前記第1のダイオードに並列接続された第1の抵抗器と、前記第2のダイオードに並列接続された第2の抵抗器と、前記第1のダイオードのカソードと接地間に接続された第1のコンデンサと、前記第2のダイオードのアノードと接地間に接続された第2のコンデンサとからなることを特徴とするパルス制御回路。
IPC (2件)：
FI (3件)：
H02M 3/155 H
, H02M 3/155 P
, H03K 3/017
