特許
J-GLOBAL ID：200903095337046211
RAM試験方式
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
井ノ口 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平4-059435
公開番号（公開出願番号）：特開平5-225800
出願日： 1992年02月13日
公開日（公表日）： 1993年09月03日
要約：
【要約】【目的】 RAM試験命令により、一般の機能試験と同じレベルでRAMの試験を実施することにある。【構成】 試験の対象となるRAM10に対して、書込みレジスタ20に格納された試験データを書込む。次に、RAM10より試験データを読出しレジスタ30に読出し、比較器80を介して試験を行い、不一致検出フラグ110により故障を検出する。RAM10の試験には、4バイトより成るRAM試験命令を使用する。RAM試験命令のビット0〜7はオペレーションコード,ビット8〜11はそれぞれ試験RAMおよび試験データを示す汎用レジスタの番号を指定する。試験RAMにはIキャッシュ,Oキャッシュ,TLB,分岐ヒストリテーブルがあり、試験データにはオール0,1,3,A,Fがある。
請求項（抜粋）：
試験の対象となるRAMへの書込みデータを一次的に格納するための書込みレジスタと、マイクロプログラムの指示に応答して前記書込みデータの値を前記RAMの全エントリに書き込むための書込み手段と、前記RAMへの書込み動作が完了した後に、前記RAMの全エントリの内容を順次,読出すための呼出し手段と、前記RAMから読出されたデータを前記書込みデータと照合し、照合結果から不一致を検出したときに不一致検出フラグをセットするための比較検出手段とを備えたRAM試験方式。
IPC (4件)：
G11C 29/00 303
, G06F 11/22 350
, G06F 11/22 360
, G06F 12/16 330
