特許
J-GLOBAL ID：200903095343116434
電流ミラー回路とそれを用いた基準電圧発生回路及び発光素子駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-233843
公開番号（公開出願番号）：特開平10-079627
出願日： 1996年09月04日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】 nチャンネル電界効果トランジスタで構成される電流ミラー回路とそれを用いた基準電圧発生回路及び発光素子駆動回路を提供する。【解決手段】 nチャンネルFET T1〜T8のゲート・ソース間を所定の組み合わせで襷掛け接続することで、高電位側電源VDDに接続される電流ミラー回路が構成される。nチャンネルFET T15,T16,T20,T21とダイオードD3,D7,D8及び可変抵抗VRで構成され低電位側電源VSSに接続される電流ミラー回路を、高電位側電源VDDに設けられたFET T1〜T8による前記電流ミラー回路に接続することで、一定電圧VREFを生じる基準電圧発生回路が構成される。電圧VREFでバイアスされたnチャンネルFET T24〜T26及びダイオードD12等にて発光素子LEDを駆動するための発光素子駆動回路が構成される。
請求項（抜粋）：
互いに特性の等しい二つのnチャンネル電界効果トランジスタであって、それぞれのソースとゲートをたすきがけ接続し両方のドレインを高電位側電源に適応した第一のFET対と、特性が前記nチャンネル電界効果トランジスタと等しい二つのnチャンネル電界効果トランジスタであって、それぞれのソースとゲートをたすきがけ接続し、一方のnチャンネル電界効果トランジスタのドレインは前記第一のFET対の一方のnチャンネル電界効果トランジスタのソースに、他のnチャンネル電界効果トランジスタのドレインを高電位側電源に適応した第二のFET対とで構成され、 前記第一のFET対の他のnチャンネル電界効果トランジスタのソースから取出す電流と、前記第二のFET対の他のnチャンネル電界効果トランジスタのソースから取出す電流とを等しくした、ことを特徴とする電流ミラー回路。
IPC (2件)：
FI (2件)：
前のページに戻る
