特許
J-GLOBAL ID:200903095345300119
薄膜トランジスタおよびその製造方法
発明者:
,
出願人/特許権者:
代理人 (2件):
山下 昭彦
, 岸本 達人
公報種別:公開公報
出願番号(国際出願番号):特願2003-015392
公開番号(公開出願番号):特開2004-241397
出願日: 2003年01月23日
公開日(公表日): 2004年08月26日
要約:
【課題】サブミクロンオーダーの半導体チャネル層形成能力をもつパターニング方法により作製された薄膜トランジスタの提供、および大面積化に対応でき量産性のある製造方法を提供する。【解決手段】微細加工された凹凸面2を有する基板1上に形成された薄膜トランジスタであって、その凹凸面2の隣接する凸部にソースとドレインを形成し、その凸部間の凹部領域にチャネルとゲートを形成することにより、上記課題を解決した。このときの凹部領域は、凹部底面からその上方に向かって、ゲート電極5、ゲート絶縁膜6、半導体チャネル層7の順で積層される。この薄膜トランジスタにおいては、凹凸面が硬化性樹脂で形成されていること、薄膜トランジスタを構成する半導体が多結晶シリコン等の半導体または有機半導体材料で形成されていること、記基板がガラス、プラスチックまたはそれらの複合材からなることが好ましい。【選択図】 図1
請求項(抜粋):
凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の隣接する凸部にソース電極とドレイン電極が形成され、当該凸部間の凹部領域に半導体チャネル層とゲート電極が形成されていることを特徴とする薄膜トランジスタ。
IPC (4件):
H01L21/336
, H01L21/20
, H01L29/786
, H01L51/00
FI (8件):
H01L29/78 627C
, H01L21/20
, H01L29/78 626C
, H01L29/78 618B
, H01L29/78 627G
, H01L29/78 626A
, H01L29/28
, H01L29/78 616L
Fターム (74件):
5F052AA02
, 5F052BB04
, 5F052BB07
, 5F052DA02
, 5F052DB01
, 5F052DB04
, 5F052DB07
, 5F052HA07
, 5F052JA01
, 5F052JA02
, 5F110AA04
, 5F110AA28
, 5F110BB01
, 5F110BB04
, 5F110BB06
, 5F110CC02
, 5F110CC04
, 5F110CC06
, 5F110CC08
, 5F110CC09
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD05
, 5F110DD12
, 5F110DD21
, 5F110DD25
, 5F110EE02
, 5F110EE03
, 5F110EE44
, 5F110FF02
, 5F110FF28
, 5F110FF29
, 5F110GG01
, 5F110GG02
, 5F110GG04
, 5F110GG05
, 5F110GG13
, 5F110GG14
, 5F110GG15
, 5F110GG22
, 5F110GG25
, 5F110GG28
, 5F110GG29
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110HJ12
, 5F110HJ16
, 5F110HJ23
, 5F110HK02
, 5F110HK03
, 5F110HK09
, 5F110HK14
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HL02
, 5F110HL03
, 5F110HL22
, 5F110HM02
, 5F110HM07
, 5F110HM12
, 5F110NN02
, 5F110NN23
, 5F110NN24
, 5F110NN34
, 5F110NN41
, 5F110PP03
, 5F110PP27
, 5F110QQ01
, 5F110QQ14
, 5F110QQ24
, 5F110QQ25
前のページに戻る