特許
J-GLOBAL ID:200903095354311549
ICの出力回路
発明者:
出願人/特許権者:
代理人 (1件):
吉田 研二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-251211
公開番号(公開出願番号):特開平6-104732
出願日: 1992年09月21日
公開日(公表日): 1994年04月15日
要約:
【要約】【目的】 ワイヤードOR接続する際の高速動作、低消費電流等を実現する。【構成】 プルアップ用トランジスタP11,P12及びインバータG1から構成される可変プルアップ抵抗により出力トランジスタN1をIC内でプルアップする。他の出力トランジスタN2等についても同様にする。対応する出力端子10の電位に応じてプルアップ抵抗値が変化する。
請求項(抜粋):
IC内部に設けられ出力電極がICの出力端子-接地電位間に接続された複数の出力トランジスタを有する出力回路において、出力トランジスタと逆の論理でオン/オフしかつオン時には当該出力トランジスタを電源にプルアップする第1のプルアップ用トランジスタと、出力端子の電位が低い場合にオフし高い場合にオンする第2のプルアップ用トランジスタとを、IC内部に設けられる複数の出力トランジスタのうち少なくとも2個にそれぞれ設けかつIC内部に内蔵させたことを特徴とする出力回路。
IPC (2件):
H03K 19/0948
, H03K 19/0175
FI (2件):
H03K 19/094 B
, H03K 19/00 101 F
前のページに戻る