特許

J-GLOBAL ID：200903095357217969

化合物半導体の成長方法

発明者： 池田 正清 ,  椎名 泰一 ,  池田 成明
出願人/特許権者： 古河電気工業株式会社
代理人 (1件)： 箕浦 清
公報種別：公開公報
出願番号（国際出願番号）：特願平5-302359
公開番号（公開出願番号）：特開平7-130657
出願日： 1993年11月08日
公開日（公表日）： 1995年05月19日
要約：

【要約】【構成】 (100) 面を表面としたSi基板を水素ガス中で 900°C以上の温度で熱処理する第1工程と、該基板表面に 450°C以下の温度で III-V族化合物半導体を50nm以下の厚さにエピタキシャル成長する第2工程と、該第2工程で成長したIII -V族化合物半導体を 700〜800 °Cの温度で熱処理する第3工程と、その表面にInGaAsを10〜200nm の厚さにエピタキシャル成長する第4工程と、該InGaAsの表面に III-V族化合物半導体からなるバッファ層をエピタキシャル成長する第5工程と、該バッファ層上にデバイス作成用の層をエピタキシャル成長する第6工程とからなる化合物半導体の成長方法。【効果】 本発明によれば化合物半導体の成長において表面の平坦なバッファ層の成長が可能となるので該バッファ層上に積層するデバイス作成用の層の表面平坦性が良好となり優れた特性の高速電子デバイスが得られる効果がある。

請求項（抜粋）：

(100) 面を表面としたSi基板を水素ガス中で 900°C以上の温度で熱処理する第1工程と、該基板表面に 450°C以下の温度で III-V族化合物半導体を50nm以下の厚さにエピタキシャル成長する第2工程と、該第2工程で成長した III-V族化合物半導体を 700〜800 °Cの温度で熱処理する第3工程と、該 III-V族化合物半導体の表面にInGaAsを10〜200nm の厚さにエピタキシャル成長する第4工程と、該InGaAsの表面に III-V族化合物半導体からなるバッファ層をエピタキシャル成長する第5工程と、該バッファ層上に1種以上の III-V族化合物半導体で構成されるデバイス作成用の層をエピタキシャル成長する第6工程とからなることを特徴とする化合物半導体の成長方法。