特許

J-GLOBAL ID：200903095360054302

CMOS論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法

発明者： 網城 啓之 ,  五十嵐 元繁
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-014070
公開番号（公開出願番号）：特開2000-216264
出願日： 1999年01月22日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 微細化した場合にも、高速動作化、低消費電力化が可能であり、優れた電気的特性を有する配線構造を備えた半導体装置およびその製造方法ならびにその製造方法において用いる半導体回路設計方法を提供する。【解決手段】 半導体装置では、導電領域3aは半導体基板1の主表面上に形成されている。第1の配線層10aは、導電領域3aに電気的に接続され、相対的に短い配線長を有し、相対的に高い電気抵抗を有する材料を含む。第1の絶縁体11は、第1の配線層10aを囲むように形成され、相対的に低い誘電率を有する。第2の配線層28aは、半導体基板1の主表面上に形成され、第1の配線層10aに含まれる材料よりも低い電気抵抗を有する材料を含み、第1の配線層10aよりも配線長が長い。第2の絶縁体24、25、29は、第2の配線層28aを囲むように形成され、第1の絶縁体11よりも高い誘電率を有する。

請求項（抜粋）：

主表面を有する半導体基板と、前記半導体基板の主表面上に形成された導電領域と、前記導電領域に電気的に接続され、相対的に短い配線長を有し、相対的に高い電気抵抗を有する材料を含む第1の配線層と、前記第1の配線層を囲むように形成され、相対的に低い誘電率を有する第1の絶縁体と、前記半導体基板の主表面上に形成され、前記第1の配線層に含まれる材料よりも低い電気抵抗を有する材料を含み、前記第1の配線層よりも配線長の長い第2の配線層と、前記第2の配線層を囲むように形成され、前記第1の絶縁体よりも高い誘電率を有する第2の絶縁体とを備える、半導体装置。

IPC (3件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/768

FI (2件)：

H01L 27/08 321 F ,  H01L 21/90 A

Fターム (45件)：

5F033HH08 ,  5F033HH11 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK08 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN38 ,  5F033QQ25 ,  5F033QQ37 ,  5F033RR06 ,  5F033RR11 ,  5F033TT01 ,  5F033UU01 ,  5F033UU07 ,  5F033VV00 ,  5F033WW00 ,  5F033WW01 ,  5F033WW02 ,  5F033WW09 ,  5F033XX03 ,  5F033XX25 ,  5F033XX33 ,  5F033XX34 ,  5F048AA01 ,  5F048AA09 ,  5F048AB04 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BF01 ,  5F048BF02 ,  5F048BF07 ,  5F048BF12 ,  5F048BF16 ,  5F048BG11 ,  5F048DA23