特許
J-GLOBAL ID：200903095367931627
薄膜トランジスタおよびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-025309
公開番号（公開出願番号）：特開平6-244417
出願日： 1993年02月15日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】 ゲート・ソース間及びゲート・ドレイン間のリークを起こさないTFTを提供する。【構成】 フォトレジストを用いてパターニングしてゲート電極を形成した後、残ったフォトレジストを除去せずにマスクとして使用して第1回目の陽極酸化をする。この時ゲート電極のパターンエッジを局所的に陽極酸化する。次いでフォトレジストを除去してからゲート電極の表面を第2回目の陽極酸化をして、ゲート絶縁膜の端部をリークを起こさない程度に厚くすることによってゲート・ソース間及びゲート・ドレイン間の距離を離間させる。
請求項（抜粋）：
ゲート電極、第1の絶縁層、第2の絶縁層、真性アモルファスシリコン半導体層が順次重畳形成され、前記アモルファスシリコン半導体層の両端にn+アモルファスシリコン膜を介して、ソース電極及びドレイン電極が形成されて成る薄膜トランジスタにおいて、前記第1の絶縁層の少なくとも一方の端部が厚く形成されて成ることを特徴とする薄膜トランジスタ。
IPC (3件)：
H01L 29/784
, G02F 1/136 500
, H01L 21/316
