プレーナ型半導体素子

発明者：
出願人/特許権者：
代理人 (1件)：山口巖
公報種別：公開公報
出願番号（国際出願番号）：特願平3-324873
公開番号（公開出願番号）：特開平5-160121
出願日： 1991年12月10日
公開日（公表日）： 1993年06月25日
要約：

【要約】【目的】半導体基板のpn接合の露出している近傍の表面上に絶縁性の表面保護膜を備えたときに基板との界面に電荷が蓄積を防ぐため比抵抗の比較的低い膜を積層すると、段差部上でその膜に亀裂が入る問題を解決する。【構成】表面保護膜の比抵抗の比較的低い膜の段差部の上を機械的強度の高い絶縁膜によって覆って亀裂の発生を防ぐ。例えば表面保護膜の比抵抗の比較的低い膜がアモルファスシリコンからなるとき、その段差部の上を窒化膜で被覆することが有効である。

請求項（抜粋）：

半導体基板のpn接合の露出している主表面上に少なくともpn接合の露出部近傍を覆って半導体基板に近い側に絶縁材料よりなる第一層、半導体基板より遠い側に比抵抗の比較的低い材料よりなる第二層を積層してなる表面保護膜を備えたものにおいて、少なくとも第二層の段差部近傍の部分が第二層の材料より機械的強度の高い絶縁材料よりなる付加保護膜によって覆われたことを特徴とするプレーナ型半導体素子。

IPC (4件)：

H01L 21/318 , H01L 21/331 , H01L 29/73 , H01L 29/784

FI (3件)：

H01L 29/72 , H01L 29/78 321 K , H01L 29/78 321 N

前のページに戻る