特許
J-GLOBAL ID：200903095409454077
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-336647
公開番号（公開出願番号）：特開平7-202030
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】SRAMの大容量化に伴なうディジット線配線抵抗の増大を防止すること。【構成】SRAMのメモリセルアレー内で互いに隣接したディジット線を、2層以上の金属配線を用いて、互いに別の層で形成する。
請求項（抜粋）：
半導体基板の表面部に形成された各散層をソース・ドレイン領域として有するの2個のアクセストランジスタおよび2個の駆動トランジスタを有し、一の前記駆動トランジスタおよび負荷素子を含む一対のインバータの入力端および出力端を相互に交差接続したフリップフロップと、前記フリップフロップの2つの入出力端とそれぞれ一の前記アクセストランジスタを介して接続される第1のディジット線および第2のディジット線とを有するSRAMセルを複数並列に配置してメモリセルアレーに含む半導体記憶装置において、互いに隣接する2つの前記ディジット線が異なる層次の配線層で形成されていることを特徴とする半導体記憶装置。
IPC (3件)：
H01L 21/8244
, H01L 27/11
, H01L 27/10 481
