特許

J-GLOBAL ID：200903095412747840

コンピュータ・システム

発明者： トーマス・バシロ・ジェンダソ ,  エドワード・ロバート・バンダースライス
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-095754
公開番号（公開出願番号）：特開平10-055307
出願日： 1997年04月14日
公開日（公表日）： 1998年02月24日
要約：

【要約】【課題】多様なソフトウェア環境用に最適化されたプリフェッチ機能を持つキャッシュ・メモリ・システムを提供する。【解決手段】CPU、主メモリ、キャッシュ・メモリ、およびキャッシュ・コントローラを組み込んだコンピュータ・システムを提供する。CPUは、CPU要求が命令要求であるかデータ要求であるかを示す制御信号と、要求がメモリからの情報取り出しであるかメモリへの情報格納であるかを示す第2のCPU制御信号を生成する。キャッシュ・コントローラには、CPUからの要求のタイプに応答して、主メモリからキャッシュ・メモリにプリフェッチされるデータ量を判断するプリフェッチ論理回路が組み込まれる。

請求項（抜粋）：

コンピュータ・システムであって、(a)主メモリと、(b)情報の要求が命令の要求であるかデータの要求であるかを示す第1のCPU制御信号を生成し、要求がメモリからの情報の取り出しであるかメモリへの情報の格納であるかを示す第2のCPU制御信号を生成する、CPUと、(c)キャッシュ・メモリを有するキャッシュ・メモリ・システムと、(d)前記第1のCPU信号と前記第2のCPU信号に応答して、前記主メモリから前記キャッシュ・メモリにプリフェッチされるデータ量を判断するプリフェッチ論理回路を有し、前記キャッシュ・メモリに結合されるキャッシュ・コントローラと、を有するコンピュータ・システム。

IPC (2件)：

G06F 12/08 ,  G06F 12/08 310

FI (3件)：

G06F 12/08 D ,  G06F 12/08 F ,  G06F 12/08 310 Z