特許
J-GLOBAL ID：200903095431485350
アクティブマトリクス型液晶表示素子
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 哲也 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-040615
公開番号（公開出願番号）：特開平5-210118
出願日： 1992年01月31日
公開日（公表日）： 1993年08月20日
要約：
【要約】 (修正有)【目的】 簡単な構成により、周辺の駆動回路をアクティブマトリクス素子の微細ピッチに対応できるようにする。【構成】 少なくとも第2の信号配線と第1のシフトレジスタ間、または第2のアクティブ素子と第2のシフトレジスタ間のいずれかにおいて、ソースまたはドレイン電極のうち一方が共通でかつゲート電極は別々な一対のアクティブ素子103,104を複数有し、これらはそれぞれその共通なソースまたはドレイン電極が前記第1または第2のシフトレジスタの1端子102に接続されるとともに他端はそれぞれ2つの前記第2の信号配線または第2のアクティブ素子に接続され、前記一対のアクティブ素子はそれぞれ別々のゲート信号パルスで駆動される。
請求項（抜粋）：
多数の画素電極、各画素電極へ駆動信号を供給するための第1の信号配線、この第1の信号配線からの各画素電極への駆動信号の供給をオン・オフ制御するための第1のアクティブ素子、および、この第1のアクティブ素子を開閉するゲート信号を供給するための第2の信号配線がマトリクス状に形成された第1の基板と、この基板に対し一定の間隔を置いて配置され、前記画素電極に対向して配置された対向電極を有する第2の基板と、前記第1および第2の基板間に配置され前記画素電極へ供給される駆動信号に応じて駆動される液晶と、前記第2の信号配線に接続され、前記第1のアクティブ素子を開閉制御する第1のシフトレジスタと、所定の入力信号を各第1の信号配線に所定のタイミングで分配し供給するために開閉制御される第2のアクティブ素子と、この第2のアクティブ素子を開閉制御する第2のシフトレジスタとを備えたアクティブマトリクス型液晶表示素子において、少なくとも前記第2の信号配線と第1のシフトレジスタ間、または前記第2のアクティブ素子と第2のシフトレジスタ間のいずれかにおいて、ソースまたはドレイン電極のうち一方が共通でかつゲート電極は別々な一対のアクティブ素子を複数有し、これらはそれぞれその共通なソースまたはドレイン電極が前記第1または第2のシフトレジスタの1端子に接続されるとともに他端はそれぞれ2つの前記第2の信号配線または第2のアクティブ素子に接続され、前記一対のアクティブ素子はそれぞれ別々のゲート信号パルスで駆動されることを特徴とするアクティブマトリクス型液晶表示素子。
IPC (5件)：
G02F 1/136 500
, G02F 1/133 550
, G02F 1/1343
, G09G 3/36
, H01L 29/784
