特許
J-GLOBAL ID:200903095432156695

半導体装置及びその製造方法並びにその実装構造

発明者:
出願人/特許権者:
代理人 (1件): 杉村 次郎
公報種別:公開公報
出願番号(国際出願番号):特願平11-116431
公開番号(公開出願番号):特開2000-306949
出願日: 1999年04月23日
公開日(公表日): 2000年11月02日
要約:
【要約】【課題】 半導体装置の柱状電極で応力を吸収することができるようにする。【解決手段】 半導体装置20においては、柱状電極16と本来の封止膜19との間に本来の封止膜19よりも弾性率の低い樹脂からなる補助封止膜17が介在されている。この場合、柱状電極16の側面を補助封止膜17によって覆い、次いで補助封止膜17間におけるシリコン基板11下に封止膜19を形成する。そして、半導体チップ20は、回路基板21上に異方性導電接着剤23を介して実装されている。
請求項(抜粋):
基板上に形成された複数の柱状電極の各側面が本来の封止膜よりも弾性率の低い樹脂からなる補助封止膜によって覆われ、これらの補助封止膜間における前記基板上に本来の封止膜が設けられていることを特徴とする半導体装置。
Fターム (5件):
5F044LL09 ,  5F044QQ01 ,  5F044RR17 ,  5F044RR18 ,  5F044RR19
引用特許:
出願人引用 (5件)
  • 特開平4-094131
  • 半導体装置
    公報種別:公開公報   出願番号:特願平4-058678   出願人:日本電気株式会社
  • 特開平1-187948
全件表示

前のページに戻る