特許

J-GLOBAL ID：200903095469417146

ストレージデバイス制御装置

発明者： 大竹 信二
出願人/特許権者： 日本ビクター株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-240452
公開番号（公開出願番号）：特開2003-050725
出願日： 2001年08月08日
公開日（公表日）： 2003年02月21日
要約：

【要約】【課題】 接続するホスト機器より複数のストレージデバイスをアクセスできるストレージデバイス制御装置を提供する。【解決手段】 ホスト1に接続されて複数のストレージ(SD)15、16を装着可能なストレージデバイス制御装置において、複数のSD15,16のMBRからパーティション情報を読出し、複数のSD15,16を合成して1つの仮想SDを構成するように、パーティション情報をオフセット値を用いて仮想SDのパーティション情報に変換して、仮想SDのMBRを作成し、オフセット値と共にメモリ上に記憶してあり、ホスト1が仮想SDをブロック番号を指定してアクセスするとき、ブロック番号を前記仮想SDのパーティション情報とオフセット値に基づき、複数のSD15,16のブロック番号に変換して、前記複数のSD15,16をアクセスするように構成した。

請求項（抜粋）：

ホスト機器に接続されており、複数のストレージデバイスを装着し、前記複数のストレージデバイスに対するメモリ領域割当てをマスタブートレコードに設定するストレージデバイス制御装置であって、前記複数のストレージデバイスの前記マスタブートレコードから相対開始セクタとパーティションサイズのパーティション情報を読出す読出し手段と、前記複数のストレージデバイスを合成して1つの仮想ストレージデバイスを構成するように、前記複数のストレージデバイスのパーティション情報をオフセット値により前記仮想ストレージデバイスのパーティション情報に変換して、前記仮想ストレージデバイスのマスタブートレコードを作成する作成手段と、前記仮想ストレージデバイスのマスタブートレコードと前記オフセット値とを共にメモリ上に記憶する記憶手段と、前記ホスト機器が前記仮想ストレージデバイスのブロック番号を指定してアクセスするとき、前記ブロック番号を前記仮想ストレージデバイスのパーティション情報と前記オフセット値に基づき、前記複数のストレージデバイスの前記ブロック番号に変換して、前記複数のストレージデバイスをアクセスするアクセス手段とから構成したことを特徴とするストレージデバイス制御装置。

IPC (3件)：

G06F 12/00 514 ,  G06F 12/00 501 ,  G06K 17/00

FI (3件)：

G06F 12/00 514 E ,  G06F 12/00 501 A ,  G06K 17/00 D

Fターム (7件)：

5B058CA26 ,  5B058KA02 ,  5B058KA04 ,  5B058KA08 ,  5B058YA20 ,  5B082EA01 ,  5B082HA05