特許

J-GLOBAL ID：200903095473394070

論理検証方法、論理検証装置及び半導体装置

発明者： 高嶌 哲生 ,  新井 弘樹
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-151257
公開番号（公開出願番号）：特開2003-345848
出願日： 2002年05月24日
公開日（公表日）： 2003年12月05日
要約：

【要約】【課題】論理回路におけるバスを介した高速な読み出し動作を実現し、その動作の検証を的確に行うことができる論理検証方法を提供すること。【解決手段】半導体装置31におけるCPU32は、バス35を介して外部メモリ36に接続されている。外部メモリ36には、次に読み出すアドレスAx〜Azを指定するための複数のアドレス指定データDax〜Dazと、読み出し処理の終了を示す終了データDLASTとが記憶されている。CPU32は、外部メモリ36から読み出したデータDax〜Dazに基づいて次に読み出すアドレスAx〜Azを決定してそのアドレスに記憶されているデータを読み出す。この読み出し動作を繰り返すことにより、終了データDLASTが読み出されたときに、その読み出し動作が正常である旨が判定される。

請求項（抜粋）：

データを記憶する記憶装置とデータ処理装置とがバスを介して接続され、前記記憶装置からデータを読み出す際の前記データ処理装置を含む論理回路の動作検証を行う論理検証方法において、前記記憶装置に、次に読み出すアドレスを指定するための複数のアドレス指定データと、読み出し処理の終了を示す終了データとを記憶させておき、前記データ処理装置は、前記記憶装置から読み出した前記アドレス指定データに基づいて該記憶装置における次に読み出すアドレスを決定し、そのアドレスに記憶されているデータを読み出す、読み出し動作を繰り返し行い、前記データ処理装置による読み出し動作の結果、前記終了データが記憶装置から読み出されたときに、その読み出し動作が正常である旨を判定することを特徴とする論理検証方法。

IPC (3件)：

G06F 17/50 664 ,  G06F 17/50 ,  G06F 17/50 670

FI (3件)：

G06F 17/50 664 A ,  G06F 17/50 664 B ,  G06F 17/50 670 K

Fターム (3件)：

5B046AA08 ,  5B046BA03 ,  5B046JA01