特許
J-GLOBAL ID:200903095479074727

高電子移動度トランジスタ

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平4-290917
公開番号(公開出願番号):特開平6-120258
出願日: 1992年10月06日
公開日(公表日): 1994年04月28日
要約:
【要約】【目的】 しきい値電圧の制御性に優れ、かつ再現性のよい装置構成を得る。【構成】 所要の第1ないし第8の各半導体層12〜16,23,17,18を順次に積層させ、第8,第7,第6の各半導体層18,17,23を選択除去して第5の半導体層16を露出させ、第8,第7,第6,第5の各半導体層18,17,23,16の面にリセス構造を形成させ、リセス構造内での第5の半導体層16上に第1の電極19を、リセス構造外での対向する第8の半導体層18上に、第1の電極19を挟んで第2,第3の各電極20,21を形成させ、各電極部以外の第8,第7,第6の各半導体層18,17,23の表面部を表面保護膜24で被覆させて構成する。
請求項(抜粋):
半導体基板上に対し、第1の半導体層からなるバッファ層,第2の半導体層からなる電子走行層,第2の半導体層よりも大きなバンドギャップ・エネルギーを有する第3の半導体層からなるスペーサ層,一方の導電型の不純物をドープした第4の半導体層からなるキャリア供給層,第3の半導体層と同様な半導体からなる第5の半導体層,第2の半導体層と第3の半導体層の間のバンドギャップ・エネルギーを有する第6の半導体層からなるエッチングストップ層,第3の半導体層に同一導電型の不純物をドープした半導体層からなる第7の半導体層,および第2の半導体層に同一導電型の不純物をドープした半導体層からなる第8の半導体層を順次に積層させた積層構造を有し、前記第8,第7,第6,および第5の各半導体面にあってリセス構造を選択的に形成させ、また、前記リセス構造内での第5の半導体層上に第1の電極を、リセス構造外での対向する第8の半導体層上に第1の電極を挟んで第2,第3の各電極をそれぞれに選択形成させ、さらに、これらの各電極部以外の少なくとも前記第8,第7,および第6の各半導体層の表面部に表面保護膜を被覆形成させたことを特徴とする高電子移動度トランジスタ。
IPC (2件):
H01L 21/338 ,  H01L 29/812

前のページに戻る