特許
J-GLOBAL ID:200903095480532852
n乗回路
発明者:
出願人/特許権者:
代理人 (1件):
鈴木 章夫
公報種別:公開公報
出願番号(国際出願番号):特願平11-101012
公開番号(公開出願番号):特開2000-293611
出願日: 1999年04月08日
公開日(公表日): 2000年10月20日
要約:
【要約】【課題】 n乗回路の累乗数nの値を任意の値に設定でき、しかもnの範囲を広い範囲に設定することが可能なn乗回路を提供する。【解決手段】 入力電流Iinと定電流Iaがそれぞれのコレクタ電流として通流される第1及び第2のトランジスタ1,2からなる第1の差動回路と、第1の差動回路の各トランジスタ1,2のベース電圧を抵抗比倍する抵抗値R1,R2の各抵抗102,103からなる抵抗回路と、前記抵抗比倍された電圧がそれぞれベース電圧として入力され、出力電流Iout と定電流Ibがそれぞれのコレクタ電流として通流される第3及び第4のトランジスタ3,4からなる第2の差動回路とを備える。出力に表れる出力電流Iout は、Iout =(Iin)n ×(Ib/Ian )ただし、n=(R1+R2)/R1となる。電源電圧の大きさによる制限をほとんど受けず、またnの値を抵抗比によって任意の値に設定できる。
請求項(抜粋):
入力電流と定電流がそれぞれのコレクタ電流として通流されるトランジスタ対からなる第1の差動回路と、前記第1の差動回路の各トランジスタのベース電圧の電圧差を抵抗比倍する抵抗回路と、前記抵抗比倍された電圧がそれぞれベース電圧として入力され、出力電流と定電流がそれぞれのコレクタ電流として通流されるトランジスタ対からなる第2の差動回路とを備え、前記抵抗回路の抵抗比によって設定される値nで前記入力電流をn乗して前記出力電流を得ることを特徴とするn乗回路。
IPC (2件):
FI (2件):
G06G 7/20 C
, H03F 3/343 Z
Fターム (16件):
5J091AA01
, 5J091AA42
, 5J091CA00
, 5J091FA09
, 5J091HA02
, 5J091HA08
, 5J091HA19
, 5J091HA25
, 5J091KA00
, 5J091KA02
, 5J091KA05
, 5J091KA09
, 5J091KA47
, 5J091MA01
, 5J091MA13
, 5J091MA21
引用特許:
出願人引用 (2件)
-
特開昭50-039442
-
特開昭53-101250
前のページに戻る